AM3352BZCZA100
سمات
ما يصل إلى 1 جيجاهرتز Sitara ™ ARM® Cortex®
معالج RISC -A8 32 بت
- معالج مساعد NEON ™ SIMD
- 32 كيلوبايت من تعليمات L1 و 32 كيلوبايت من ذاكرة التخزين المؤقت للبيانات مع خطأ واحد
كشف
- 256 كيلو بايت من ذاكرة التخزين المؤقت L2 مع رمز تصحيح الخطأ (ECC)
- 176 كيلو بايت من ROM On-Chip Boot
- 64 كيلو بايت من ذاكرة الوصول العشوائي المخصصة
- مضاهاة وتصحيح - JTAG
- وحدة تحكم المقاطعة (حتى 128 طلب مقاطعة)
ذاكرة على رقاقة (L3 RAM مشتركة)
- 64 كيلو بايت من ذاكرة الوصول العشوائي للأغراض العامة على رقاقة (OCMC)
- في متناول جميع الأساتذة
- يدعم الاحتفاظ بالاستيقاظ السريع
واجهات الذاكرة الخارجية (EMIF)
- mDDR (LPDDR) ، DDR2 ، DDR3 ، DDR3L
مراقب
- mDDR: ساعة 200 ميجا هرتز (معدل بيانات 400 ميجا هرتز)
- DDR2: ساعة 266 ميجا هرتز (معدل بيانات 532 ميجا هرتز)
- DDR3: ساعة 400 ميجا هرتز (معدل بيانات 800 ميجا هرتز)
- DDR3L: ساعة 400 ميجا هرتز (معدل بيانات 800 ميجا هرتز)
- ناقل بيانات 16 بت
- 1 جيجا بايت من إجمالي المساحة القابلة للعنونة
- يدعم تكوين جهاز ذاكرة واحد x16 أو اثنين x8
- وحدة تحكم الذاكرة للأغراض العامة (GPMC)
- واجهة ذاكرة غير متزامنة مرنة 8 بت و 16 بت مع ما يصل إلى سبع شرائح (NAND و NOR و Muxed-NOR و SRAM)
- يستخدم كود BCH لدعم 4 أو 8 أو 16 بت ECC
- يستخدم كود هامينج لدعم 1 بت ECC
- وحدة محدد موقع الخطأ (ELM)
- تُستخدم جنبًا إلى جنب مع GPMC لتحديد عناوين أخطاء البيانات من متلازمة متعددة الحدود التي تم إنشاؤها باستخدام خوارزمية BCH
- يدعم 4 و 8 و 16 بت لكل موقع خطأ بلوك 512 بايت بناءً على خوارزميات BCH
النظام الفرعي للوحدة في الوقت الحقيقي القابل للبرمجة والنظام الفرعي للاتصالات الصناعية (PRU-ICSS)
- يدعم بروتوكولات مثل EtherCAT® و PROFIBUS و PROFINET و EtherNet / IP ™ والمزيد
- وحدتان في الوقت الفعلي قابلة للبرمجة (PRUs)
- تحميل 32 بت / معالج RISC للتخزين قادر على العمل بسرعة 200 ميجاهرتز
- 8 كيلو بايت من ذاكرة الوصول العشوائي للتعليمات مع اكتشاف الخطأ الفردي (تماثل)
- 8 كيلو بايت من ذاكرة الوصول العشوائي للبيانات مع اكتشاف الخطأ الفردي (تماثل)
- مضاعف دورة واحدة 32 بت مع تراكم 64 بت
- توفر وحدة GPIO المحسنة دعم ShiftIn / Out ومزلاج متوازي للإشارة الخارجية
- 12 كيلو بايت من ذاكرة الوصول العشوائي المشتركة مع اكتشاف الخطأ الفردي (تماثل)
- ثلاثة بنوك تسجيل 120 بايت يمكن الوصول إليها من قبل كل PRU
- وحدة تحكم المقاطعة (INTC) لمعالجة أحداث إدخال النظام
- ناقل ربط محلي لتوصيل أساتذة داخليين وخارجيين بالموارد داخل PRU-ICSS
- الأجهزة الطرفية داخل PRU-ICSS:
- منفذ UART واحد مع دبابيس التحكم في التدفق ،
يدعم حتى 12 ميجابت في الثانية
- وحدة الالتقاط المحسن (eCAP)
- اثنان من منافذ MII Ethernet التي تدعم الصناعة
إيثرنت ، مثل EtherCAT
- منفذ واحد MDIO
وحدة إدارة الطاقة وإعادة التعيين وإدارة الساعة (PRCM)
- يتحكم في الدخول والخروج من وضعي الاستعداد والسكون العميق
- مسؤول عن تسلسل النوم وتسلسل تبديل مجال الطاقة وتسلسل التنبيه وتسلسل تبديل مجال الطاقة
- ساعات
- مدمج بتردد عالٍ يتراوح من 15 إلى 35 ميجاهرتز
يستخدم المذبذب لتوليد ساعة مرجعية لساعات النظام والطرفية المختلفة
- يدعم تمكين وتعطيل الفردية على مدار الساعة
التحكم في الأنظمة الفرعية والأجهزة الطرفية لـ
تسهيل تقليل استهلاك الطاقة
- خمسة ADPLLs لتوليد ساعات النظام
(النظام الفرعي MPU ، واجهة DDR ، USB والأجهزة الطرفية [MMC و SD ، UART ، SPI ، I2C] ، L3 ، L4 ، Ethernet ، GFX [SGX530] ، LCD Pixel Clock)
